POTU周博通
POTU主页 | 下载RSS阅读器 | 频道导航 | 帮助
电子系统设计：

如何实现复杂FPGA设计的时序收敛

  2007-10-01 00:00:00
电子系统设计
频道地址：http://www.ed-china.com/RSS/rss.xml
离线订阅：有7512178个用户使用《POTU周博通 资讯阅读器》订阅此频道
网站名称：其它  Tag(13)  评论(4)  与好友共享    举报
频道简介：
标签TAG：煤矿视频监控系统EXA  水泥  配变电  Zetex  心病  13884844  电源  电子系统设计  外汇  我  
相关TAG：我的野蛮婆婆  我的电影  我喜爱的网页  我淘网  我爱宜兴  我好冷呀  为爱伤心为你痛我的心  我的收藏  我思故我在  我的未来  
最近更新：2008-04-12 23:35:22
如何实现复杂FPGA设计的时序收敛
来自： 电子系统设计  2007-10-01 00:00:00
估计FPGA中的总路径延迟很困难，因此时序收敛已成为当前许多设计的时间陷阱。物理综合可以提供所需的布局可预测性，从而更好地控制和预测时序收敛。真正的物理综合有助于FPGA项目在较短时间内获得成功。..

还没有人对本文章进行了评论,欢迎您发表评论！


（请输入验证字符串）        (审核通过后才能显示)
喜欢这篇文章的人还看了
推荐阅读
相关频道
  • SMT之家论坛
  • Los Angeles Times - Scien
  • Los Angeles Times - World
  • Los Angeles Times - Techn
  • nytimes.com world rss
  • 百度的空间
  • 热门关键字·贸易
  • 我的博客
  • 考试新书 - （China-Pub）
  • engineeringvillage2
  • 查看所有频道..
    		•
    正在提交，请稍候……
    2008 POTU周博通 Supported by VSHARP , VOHOT   创业   下载RSS阅读器   琼ICP备05003482号
    提交成功...